Dijital resim çerçevesi parçalayan oldumu?

[mp3dragon]

@picusta,

Öncelikle polarlama voltajına gerek yok. Eğer datasheet'e bakarsan 18 veya 24 bit Data haricinde Hsync ve Vsync sinyalleri gerektirmekte. Sinyal zamanlamalarına bakılırsa kolay kolay bir işlemci üstesinden gelemez. Harici ram da gerekiyor tabii. Sürücü olarak üzerinde TFT driver olan işlemcilerden bahsetmiştim veya FPGA gibi.

[picusta]

O 10.4"'lik ekrandan bahsetmiyorum. Ondan hersey vardir tabii.
Benim bahsettigim Sharp'in 3.5"'lik olanlari.
Mesela : LQ035Q7DH02F gibi.

Simdi öyle sinyaller gerekiyor ki LCD kontrolörü bulunan mikrodenetleyicilerden o sinyal çikmiyor. (zaten çikan sinyaller sunlar: PCLK, HCLK, VCLK + data)
örnegin yukaridaki arkadas bu standart sinyallere ilave SPS,SPR,SPL, CLS .. sinyallerini istiyor. Bunlarin CPLD tarafindan üretilmesi gerekiyor.
örnegin Blackfin islemcide LCD çikis var, fakat bu dedigim ilave sinyaller yüzünden CPLD'li ara kart yapmak zorundalar:

4.3" 'lik abisinde bunlara gerek yok ve MCU ile dogrudan standart sinyaller ile baglaniyor.

Kasilirsa LPC  ile yapilamaz mi? 2 AVR ile TFT sürücü  projesi görmüstüm, birisi DRAM'dan verileri aliyor, arada refresh yapiyor, digeride VGA üretiyor.
http://www.circuitcellar.com/avr2004/grand.html
Bir kaç ay daha sabredin, eskici dükkaninda FPGA kit satacagim

[mp3dragon]

@picusta,

Akşam inceledim. Haklısın 3.5" olanlarda ekstra sinyaller gerektirmekte. 4.3" ve üzerlerinde PCLK, VCLK, HCLK ve Data sinyalleri yeterli. Şöyle bir kafamdan tasarladım. 4.3" üzeri için ayrık birkaç lojik, ram ve bir işlemci ile sürücü yapılabilinir. Hatta ram fazla tutulup Hclk ve Vclk sinyalleri ramdan üretilebilir. Geriye sadece tazeleme ve Ram'a veri atma kalır. 3.5" için cpld farz gibi.

4.3" için örnek;

clk=9 Mhz.
Hsync=525 clk (480 satır)
Vsync= 286 line (272 sütün)
Bit derinliği=24

Data ram ihtiyacı = 3 (8 bit RGB) x 480 x 272 =391.680 byte
Clk'lar dahil ram ihtiyacı = 3 (7 bit RGB + Vclk + Hclk) x 525 x 286 = 450.450 byte ( 3 x 256kb ram)

Clk 9 mhz (periyot 111 ns) olduğu için klasik 70 ns sram yeterli olur.
Ramdaki resim degişirken Hclk ve Vclk datalarına dokunulmaz sadece data verileri değişir. Bu işide 10-20 mips bir işlemci yapabilir.

ARM7 serisinin malesef GPIO hızları düşük. ATMEL SAM serisi biraz daha hızlı imiş ama RAM okuma, Data kabul etme ve LCD kontrolü için yeterli gelmiyor.

Elimde 4.3" lcd olsa denerdim  :lol: Bildiğiniz 256 kb sram var mı? (8 x 256= 2048 bit)

not:Alternatif olarak Solomon veya Epson TFT driver entegreleri var, SSD1906 gibi. Kim alır kim satar tabii belli değil.

[picusta]

http://download.analog.com/27516/frsrelease/8/2/7/827/SCH-OEMS7003-08.pdf
http://blackfin.uclinux.org/gf/project/stamp/frs/?action=FrsReleaseBrowse&frs_package_id=73
Burda bu sinyaller 5 Timer çikisi kullanarak halledilmis.

Tasarladiginiz sistem tabii çalisir, niye çalismasin. Linkini verdigim Avr'li karttan da esinlenebilirsiniz (MIPS/MHz sayisi yüksek islmeci ne de olsa).
Bu isi yapmak için islemci kullanirsaniz kesinlikle DMA'si olan bir islemci tercih edin (SAM, Renesas, LPC'lerin birkaçi,...), RAM'den LCD'ye devamli veri aktarimi olurken, islemlerinize devam edebilirsiniz. (LCD kontrolörü olan islemcilerde böyle)
Clk frekansini epey düsürebilirsiniz, yaptigimiz denemelerde datasheet'e yazanin yarisinda çalistirdik, görüntüde bozulma olmadi.

[mp3dragon]

datasheetleri inceledim. Kullanmayı düşündüğüm TFT LCD nin (4.3"-sharp http://document.sharpsma.com/files/LQ043T3DX02_SP_122805.pdf ) zamanlama sinyalleri işlenmeyecek kadar karmaşık değil. Maksimum clk hızı 9 mhz. Biraz kafa yorarak bir driver yapılabilinir. Logic bilgim iyi sayılır. Daha doğrusu bir zamanlar iyi idi. MCU çıktı mertlik bozuldu. Eskiden hep mantık elemanları ile devre tasarlardım. Ama 10 yıldan fazladır pek uğraşmadım. CPLD-FPGA bilgim ise "0" (yazı ile sıfır) Projemin mantısal semasını çıkarırım ama bunu nasıl FPGA - CPLD içine atarım bilmiyorum. Birde bunlar ile ne yapıp ne yapamayacağımı nasıl bir cpld-fpga kullanmam gerektiğini.

Düşündüğüm birkaç model var kafamda.

Birinci seçenek Hızlı bir işlemci özellikle I/O'su hızlı, üstünde DMA olan.

İkinci seçenek FPGA-CPLD

üçüncü seçenek zamanlama kontrolünü (clk üretimi değil) pic-atmel tarzı bir işlemciye yaptırmak (frekans sayıcılarda olduğu gibi counter-timer kullanımı) data ve clk sinyalini logik elemanlarla (cpld olabilir) sürmek. Bir nevi DMA controller ve clk üretici.

Pratik olmadığı için TFT-LCD nin tam nasıl davranacağını bilmiyorum. Mesela clk kesilip tekrar uygulandığında kaldığı satır sütündan mı devam eder? yoksa resetler mi? Reset yapmak için dispon bacağını mı kullanacağız.

Devreyi dahada karışık hale getirmemek için DRAM yerine SRAM kullanmayı tercih ediyorum. Pahallı ve hızlı SRAM kullanmak yerine standart 70-55 ns hızlı sramlar eğer direk sürülürse bu model için işimi göruyor.

SRAM adreslerini 74hc4040 gibi bir binnary counter ile sürmeyi düşünüyorum 7425-26 gibi tristate buffer'lar veya & kapıları ile de zamanlama sinyallerini kontrol etmeyi.

[mp3dragon]

kendi sorumu kendim cevaplayayım.Evet parçaladım. İçlerinden digital TFT çıkmaktadır. İlgileneceklere duyrulur. Yakında çalışmalarım hakkında detay veririm. Ayrıca PSP (play station portable) içindeki LCD de 480x272 24 bit tft dir. PSP tamircilerinden temin edilebilinir.

[picusta]

çok iyi bir tespit, uyguna 4.3" TFT.
Peki bu hangi model oluyor? Hangi pin hangi sinyal? bunun datasheet'i açikca veriliyor mu, yoksa gizli mi  (Sharp Sony için özel üretmis olabilir)?

[mp3dragon]

@picusta,

hayır PSP 4.3" tft lcd gizli saklı değildir.

http://document.sharpsma.com/files/LQ043T3DX02_SP_122805.pdf

Standart sharp lcd. Vsync, Hsync, Data ve DENB dışında sinyal ve voltaja ihtiyacı yoktur.

CPLD ile bir driver üzerinde çalışıyorum.
Ayrıca SSD1906 ve benzeri driver entegrelerini incelemenizi öneririm.

[mp3dragon]

Evet, digital resim çerçevesi tam TFT geliştirme kiti çıktı  :lol:

üzerinde 3.5" 320x240 24 bit digital TFT-LCD bulunmakta,

[bigbey]

Bende almayı düşünüyorum acaba nereden aldınız ve kaça alaındı.