Xilinx 11.1 ile Modelsim 6.5'da simulasyon problemi

[fatihvelid]

Merhaba,
xilinx 11.1 ile beraber modelsim 6.5 kullandığım zaman hata mesajı alıyorum. xilinx'de yazdığım verilog kodunu test etmek için, modelsim'e geçiş esnasında karşılaşıyorum. İnternette versiyon uyumsuzluğundan kaynaklandığını ve modelsim.ini dosyası ile optimizasyon ayarlarını kapatarak çözülebildiği yazıyordu, denedim olmadı.

Yardımcı olabilecek biri var mı?

# Reading C:/modeltech_6.5/tcl/vsim/pref.tcl 
# //  ModelSim SE 6.5 Jan 22 2009 
# //
# //  Copyright 1991-2009 Mentor Graphics Corporation
# //              All Rights Reserved.
# //
# //  THIS WORK CONTAINS TRADE SECRET AND 
# //  PROPRIETARY INFORMATION WHICH IS THE PROPERTY
# //  OF MENTOR GRAPHICS CORPORATION OR ITS LICENSORS
# //  AND IS SUBJECT TO LICENSE TERMS.
# //
# do {testBench.fdo} 
# ** Warning: (vlib-34) Library already exists at "work".
# Model Technology ModelSim SE vlog 6.5 Compiler 2009.01 Jan 22 2009
# -- Compiling module mux2_1
# 
# Top level modules:
# 	mux2_1
# Model Technology ModelSim SE vlog 6.5 Compiler 2009.01 Jan 22 2009
# -- Compiling module testBench
# 
# Top level modules:
# 	testBench
# Model Technology ModelSim SE vlog 6.5 Compiler 2009.01 Jan 22 2009
# -- Compiling module glbl
# 
# Top level modules:
# 	glbl
# vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -t 1ps testBench glbl 
# ** Note: (vsim-3812) Design is being optimized...
# ** Error: (vopt-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".
# No such file or directory. (errno = ENOENT)
# ** Error: ../testBench.v(9): Library xilinxcorelib_ver not found.
# ** Warning: Unable to find library 'xilinxcorelib_ver'.
# ** Error: (vopt-19) Failed to access library 'unisims_ver' at "unisims_ver".
# No such file or directory. (errno = ENOENT)
# ** Error: ../testBench.v(9): Library unisims_ver not found.
# ** Warning: Unable to find library 'unisims_ver'.
# ** Error: (vopt-19) Failed to access library 'unimacro_ver' at "unimacro_ver".
# No such file or directory. (errno = ENOENT)
# ** Error: ../testBench.v(9): Library unimacro_ver not found.
# ** Warning: Unable to find library 'unimacro_ver'.
# Optimization failed
# Error loading design
# Error: Error loading design 
#        Pausing macro execution 
# MACRO ./testBench.fdo PAUSED at line 8

[xenix]

Projenin içinde Xilinx Core Generator ile oluşturulmuş modül var mı?

[fatihvelid]

Hayır, yok.
Normal bir verilog projesi oluşturup verilog kodları ve testbench yazdım ve modelsim'de simule etmek istedim o kadar.
Projede her hangi bir IP core falan da yok.

[hasaney]

Bu arada ModelSim 6.5 SE windows 7'ye yüklenemiyor.

[speak48]

modelsimin xilinx versiyonunu kullanırsan sorun çıkmaz sanırsam

[fatihvelid]

Aslında Xilinx 11.1'in simülasyonu gayet iyi çalışıyor. Modelsim 6.5'la boşuna vakit kaybediyorum.