18f4550 mclre yi input olarak ayarlamak...

[Franisto]

projemde pic18f4550 nin 1 nolu bacağı olan mclre pini ni re3 giriş pini olarak ayarlamak istiyorum. datasheet ten gerekli bilgiyi buldum.

CONFIG3H  registerinin 7. bitini 0 olarak yazmak gerekiyor.(default olarak 1) Proton içerisinden bu müdahaleyi nasıl yapabilirim.

[fatihinanc]

Hocam şunu bir deneyin.
@__CONFIG config3h, MCLRE_OFF_

olmadı proton içinde asm kullanıp CONFIG3H registerine 0x80 yüklersiniz.

[Franisto]

hocam bunu yemedi

Asm bilsem hiç sorun olamaycak zaten. asm bilmiyorum.

[muhittin_kaplan]

@CONFIG_REQ
@__CONFIG config3h, MCLRE_Off_3

yazdığımız kodlar asm zaten

[fatihinanc]

pardon sonundaki 3 ü unuttuk galiba.

konfig ayarları şöyle başlıyor sanırım.

@CONFIG_REQ

arkasından

@__CONFIG config3h, MCLRE_OFF_3

yazıp bir deneyin.

[Franisto]

alternatif olarak böylede kullanılıyormuş...

Config_Start
MCLRE	= off
Config_End

başka registerler...

DEVICE	18F4520
DECLARE XTAL 10

' Device Fuse configuration
CONFIG_START
OSC 	= HS		; HS Oscillator
FCMEN	= OFF		; Failsafe Clock Monitor Disabled
IESO	= OFF		; Int/Ext Oscillator Switch Over Disabled
PWRT	= ON		; Power Up Timer Enabled
BOREN	= OFF		; Brownout Reset Disabled
WDT		= OFF		; Watchdog Timer Disabled
WDTPS	= 1			; Watchdog Postscaler: 1:1
MCLRE	= ON		; MCLR Enabled
LPT1OSC	= OFF		; T1 Oscillator Disabled
PBADEN	= OFF		; Port B A/D Enable Port B<4:0> digital on RESET
CCP2MX	= PORTC		; CCP2 Mux Muxed with RC1
STVREN	= ON		; Stack Overflow Reset Enabled
LVP		= OFF		; Low Voltage ICSP Disabled
XINST	= OFF		; XINST Disabled
DEBUG	= OFF		; Background Debugger Disabled
CP0		= OFF 		; Code Protection Block 0 Disabled
CP1		= OFF 		; Code Protection Block 1 Disabled
CP2		= OFF 		; Code Protection Block 2 Disabled
CP3		= OFF 		; Code Protection Block 3 Disabled
CPB		= OFF 		; Boot Block Code Protection Disabled
CPD		= OFF 		; Data EEPROM Code Protection Disabled
WRT0	= OFF 		; Write Protection Block 0 Disabled
WRT1	= OFF 		; Write Protection Block 1Disabled
WRT2	= OFF 		; Write Protection Block 2 Disabled
WRT3	= OFF 		; Write Protection Block 3 Disabled
WRTB	= OFF 		; Boot Block Write Protection Disabled
WRTC	= OFF 		; Configuration Register Write Protection Disabled
WRTD	= OFF 		; Data EEPROM Write Protection Disabled
EBTR0	= OFF 		; Table Read Protection Block 0 Disabled
EBTR1	= OFF 		; Table Read Protection Block 1 Disabled
EBTR2	= OFF 		; Table Read Protection Block 2 Disabled
EBTR3	= OFF 		; Table Read Protection Block 3 Disabled
EBTRB	= OFF 		; Boot Block Table Read Protection Disabled
CONFIG_END