FPGA_başlangıç için tavsiyeleriniz?

[berat23]

ilk zamanlarda şematik üzerinde tasarımla uğraşmıştım ama büyük işlerle uğraşmak zor oluyor ve bazı kısımları ,mesela kontrol devrelerini alıp burada and buraya ff falan diye tasarlamak zor oluyor.şu yapılabilir,megafunctionlar ile bir şematik üzerinden tasarıma gidilebilir,modüller oluşturulup sadeleştirilebilir.dediğim gibi,öğrenme aşamasında olduğum için net bir yorum yapamıyorum.

tabiki dsp builder gibi araçları kullanmak,işi gayet hızlandırır fakat ücretli.ücretsiz olanlarda iş görüyor bence.

[Ankaralı]

İş güç okul derken fazla vakit ayıramadım son 4 aydır.
Bi ara bu dsp builder üzerine forumda bir konu açıp çalışalım tartışalım.Gönüllü arkadaşlarda katılsınlar bişeyler yapalım bu konu üzerinde.
Şu beleş dsp builder leri nasıl indirebiliriz.?Ne olarak aratalım.Altera için tonla varda bizim Xilinx için pek yok gibi

http://www.mathworks.com/fpga-design/simulink-with-xilinx-system-generator-for-dsp.html

[muuzoo]

Xilinx için olmaz olurmu hiç. Hatta matlab simulink ile entegre olan "System Generator for DSP" gibi bir programı var.

System Generator for DSP™ is the industry's leading high-level tool for designing high-performance DSP systems using FPGAs.

    Develop highly parallel systems with the industry's most advanced FPGAs
    Provide system modeling and automatic code generation from Simulink® and MATLAB® (The Mathworks, Inc.)
    Integrates RTL, embedded, IP, MATLAB and hardware components of a DSP system
    A key component of the Xilinx DSP Targeted Design Platform

System Generator for DSP is part of both the DSP and System Editions of ISE® Design Suite. With System Generator for DSP, developers with little FPGA design experience can quickly create production quality FPGA implementations of DSP algorithms in a fraction of traditional RTL development times.
Key Features

    DSP modeling
    Build and debug high-performance DSP systems in Simulink using the Xilinx Blockset that contains functions for signal processing (e.g., FIR filters, FFTs), error correction (e.g., Viterbi decoder, Reed-Solomon encoder/decoder), arithmetic, memories (e.g., FIFO, RAM, ROM), and digital logic.
    Automatic code generation of VHDL or Verilog from Simulink
    Implement behavioral (RTL) generation and target specific Xilinx IP cores from the Xilinx Blockset. System Generator also supports custom HDL through its HDL import flow.
    Hardware co-simulation
    A code generation option that allows you to validate working hardware and accelerate simulations in Simulink and MATLAB. System Generator supports Ethernet (10/100/Gigabit) and JTAG communication between a hardware platform and Simulink.
    Xilinx Power Analyzer (XPA) Integration
    Integration with XPA enables designers to analyze power requirements and explore design modifications to meet their power targets.
    Hardware / software co-design of embedded systems
    Build and debug DSP co-processors for the Xilinx MicroBlaze™ soft processor core. System Generator provides a shared memory abstraction of the HW/SW interface, automatically generating the DSP the bus interface logic, software drivers, and software documentation.

[Ankaralı]

Xilinx için olmaz olurmu hiç. Hatta matlab simulink ile entegre olan "System Generator for DSP" gibi bir programı var.

Yok bulunmuyor demedim.Yok gibi dedim ve linkinide verdim sen yazmadan önce.
Çözüm üretelim.Bilgi/tecrübe varsa dinlemek isterim.


Şurda bişeyler var;
http://www.latticesemi.com/documents/DSP_Guide.pdf?jsessionid=f0301bdadddfe0d219cc355d126124184b86

[kzmsimsek]

Arkadaşlar hepinize teşekkür ederim.
Verdiğiniz bilgiler ışığında FPGA'ye nerden, ne ile, nasıl başlayacağım konusunda herşeyi netleştirdim.
Altera & VHDL >> Quertus + Modelsim

[fatihinanc]

Konu biraz eskidi ama belki birşeyler yapabiliriz.

Altera kullananlar için Altera'nın kendi sitesinde DSP Builder hakkında eğitimler buldum. Bugün 4. eğitime kadar izledim.
Çok iyi anlatıyor.
Matlab ile DSP Blokları kullanılarak tasarım yapılıp Signal Compiler ile HDL koduna çevriliyor.
Sonrasında istenirse Quartus proje dosyası oluşturulabiliyor.
Matlab çıktıları ile ModelSim çıktılarını karşılaştırıp FPGA tarafında tasarımın ne kadar doğru çalıştığı gözlemlenebiliyor.

http://www.altera.com/education/training/curriculum/dsp/trn-dsp.html
Videolar üyelik sonucu ücretsiz olarak bilgisayara indirlebiliyor

DSP için FPGA'e analog/dijital giriş olarak nasıl bir çözüm getirilebilir acaba ?
Bu konu hakkında fikirleriniz nelerdir ?