Modelsim-Altera

[E_Kk]

v# vcom -93 -work work {C:/Users/Kk/Altera/intro/simulation/modelsim/DoorOpener.vht}
# Model Technology ModelSim ALTERA vcom 10.1b Compiler 2012.04 Apr 27 2012
# -- Loading package STANDARD
# -- Loading package TEXTIO
# -- Loading package std_logic_1164
# -- Compiling entity DoorOpener_vhd_tst
# -- Compiling architecture DoorOpener_arch of DoorOpener_vhd_tst
# ** Warning: [4] C:/Users/Kk/Altera/intro/simulation/modelsim/DoorOpener.vht(70): (vcom-1207) An abstract literal and an identifier must have a separator between them.
# ** Warning: [4] C:/Users/Kk/Altera/intro/simulation/modelsim/DoorOpener.vht(72): (vcom-1207) An abstract literal and an identifier must have a separator between them.
# ** Warning: [4] C:/Users/Kk/Altera/intro/simulation/modelsim/DoorOpener.vht(74): (vcom-1207) An abstract literal and an identifier must have a separator between them.
#
# vsim -t 1ps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cycloneii -L rtl_work -L work -voptargs="+acc"  dooropenertest
# vsim -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cycloneii -L rtl_work -L work -voptargs=\"+acc\" -t 1ps dooropenertest
# ** Error: (vsim-3170) Could not find 'C:/Users/Kk/Altera/intro/simulation/modelsim/rtl_work.dooropenertest'.
#
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./DoorOpener_run_msim_rtl_vhdl.do PAUSED at line 12

İnternette bulduğum örneği yaparken modelsimde bu hatayı aldım. Sebebi nedir bu hatanın nasıl düzeltebilirim?

[pic365]

"dooropenertest" modülü düzgün derlenmemiş olabilir ya da vsim komutunda bir sıkıntı var. Eğer o modülün "rtl_work" kütüphanesinde derlendiğinden eminseniz vsim komutunda "dooropenertest"in yerine aşağıdaki ifadeyi deneyebilirsiniz.

-lib rtl_work dooropenertest

Eğer derlenme konusunda sorun varsa aşağıdaki kod denenebilir.

vcom -work rtl_work <dooropenertest'in bulunduğu dosyanın adresi>