İkili tabanda karekök bulma

[GibsonSG]

Merhaba arkadaşlar. Bir ödev sebebiyle 8-bit genişlikli bir x girişi ve 4-bit genişlikli bir y çıkışı olan, çıkışı girişin kareköküne eşit bir karekök alıcı devre yapmam gerek. Bu devrei Verilog diliyle, sentezlenebilir bir halde oluşturulacak. Dolayısıyla ikili tabanda karekök alabilmemi sağlayacak bir algoritma bulup bu algoritmayı Verilog dilinde tanımlamam gerek. Wikipedia'da

http://en.wikipedia.org/wiki/Shifting_nth_root_algorithm

şu algoritmayı buldum. Verilog dilinde uygulanabilirliği hakkında bir araştırma yapmadım ama bir sıkıntı olacağını sanmıyorum. Sizin de fikirlerinizi almak istedim. Belki benim düşünemediğim daha basit bir yol vardır.

[Gökhan BEKEN]

Belki işinize yarar
Karakök algoritması: http://gokhanbeken.com/karakok-alma-algoritmasi

[GibsonSG]

Teşekkür ederim. Deneyeceğim.

[muhittin_kaplan]

bu arada meftun

çemen dir sorunun cevabı. (zıkkım ın kökü)

[robomaster]

şuna ne dersiniz
http://m.youtube.com/watch?v=sx82kBKj04k&desktop_uri=%2Fwatch%3Fv%3Dsx82kBKj04k

[speak48]

giriş tam sayımı olacak.
çıkış tam sayımı sabit noktalımı.

[GibsonSG]

şuna ne dersiniz
http://m.youtube.com/watch?v=sx82kBKj04k&desktop_uri=%2Fwatch%3Fv%3Dsx82kBKj04k

Bunu ben de gördüm. Onu da bir deneyeceğim.

giriş tam sayımı olacak.
çıkış tam sayımı sabit noktalımı.

Soruda o kadar ayrıntı yok. Sadece 8 bit giriş, 4 bit çıkış olacak denilmiş.

[speak48]

çıkış 4bitse senden rom olarak tasarlanması istenmiştir.
şu şu aralıktaysa çıkış şudur gibi dicen

[GibsonSG]

çıkış 4bitse senden rom olarak tasarlanması istenmiştir.
şu şu aralıktaysa çıkış şudur gibi dicen

ROM olarak derken neyi kastettiniz biraz daha ayrıntılı anlatır mısınız?

[berat23]

ROM olarak derken neyi kastettiniz biraz daha ayrıntılı anlatır mısınız?

rom dan kasıt look up table mantığıyla, yani giriş 4 ise sonuç 2 gibi bir tablo olacak.

ama bence böyle bir ödev olmasının imkanı yok. 4 bitolmasının sebebi 4*4sayının 8 bitlik olmasındandır. birçok nümerik algoritma var kullanabileceğin.