VHDL vs hoop fazla gecikme var diye uyariyor mu?

[z]

Y=(A*B) + (C*D) + (E*F) + .....

16 bitlik sayilarla yukaridaki islemi tek clkda yapmak isteyelim.

Carpma ve Toplama isleminde cok fazla Cary gecikmesi olacagindan bir sonraki clk isaretine kadar dogru sonuc olusmayabilir.


Bu gibi durumlar icin derleyici uyarida bulunuyor mu?

[Emre_Tuncay_]

Vivado'da bunun için bir bölüm var.Tasarlanan lojik'e göre t hold sürelerini çıktısına göre maksimum çalışma frekansına gidiyorsunuz.

[muuzoo]

Kabaca evet. Sentezleme sonuçlarında tasarımınızın çalışabileceği azami clock frekansını verir. Hatta hangi sinyalin (en yavaş olanın) kaynak ve hedeflerini de vererek tasarımdaki zayıf noktayı söyler size. Hocam 16 bitlik işlemler çok dert edilecek şeyler değil rahat olun, tabi çok abartılı bir durum yoksa

Timing Summary:
---------------
Speed Grade: -5

  Minimum period: 6.561ns (Maximum Frequency: 152.419MHz)
  Minimum input arrival time before clock: 2.967ns
  Maximum output required time after clock: 6.297ns
  Maximum combinational path delay: 5.671ns

Timing Detail:
--------------
All values displayed in nanoseconds (ns)

=========================================================================
Timing constraint: Default period analysis for Clock 'clk_p'
  Clock period: 6.561ns (frequency: 152.419MHz)
  Total number of paths / destination ports: 16997 / 1234
-------------------------------------------------------------------------
Delay:              6.561ns (Levels of Logic = 5)
  Source:            frameCnt_5 (FF)
  Destination:      frameCnt_7 (FF)
  Source Clock:      clk_p rising
  Destination Clock: clk_p rising

  Data Path: frameCnt_5 to frameCnt_7
                                Gate    Net
    Cell:in->out      fanout  Delay  Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
    FDC:C->Q              3  0.495  0.559  frameCnt_5 (frameCnt_5)
    LUT4:I0->O            2  0.561  0.403  CMD_and000032 (CMD_and000032)
    LUT4_D:I2->O        270  0.561  1.139  CMD_and000036 (CMD_and0000)
    LUT4:I3->O            1  0.561  0.359  frameCnt_mux0000<1>1_SW1 (N2111)
    LUT4_D:I3->O          7  0.561  0.604  frameCnt_mux0000<1>1 (N0)
    LUT4:I3->O            1  0.561  0.000  frameCnt_mux0000<8>1 (frameCnt_mux0000<8>)
    FDC:D                    0.197          frameCnt_0
    ----------------------------------------
    Total                      6.561ns (3.497ns logic, 3.064ns route)
                                      (53.3% logic, 46.7% route)