Boşta kalan pinler...!!!

[ete]

Açılışta rastgele değer alabilen pinlerin vdd ye direk bağlı pin yada plnler üzerinden kısa devre yaratma ihtimaline karşılık bir tedbir olsa gerek.
Ete

[zamzam23]

Bence,
Kullanılmayan giriş pinini direkt vdd'ye neden bağlayalım?
Normal kullanımda dahi direkt PIC'in bacağına bağlamıyoruz. (PIC'in pin çıkış akımı sınırlı olmasına rağmen)
Direnç kullanmalıyız ki akımı sınırlayalım.
Sonuçta biz kullanmasak da enerjili çipin içinde canlı olarak duruyor pin.
Boşta kalırsa statik elektrikten, el değmesinden vs. nasıl davranacağı kestirilemez.

Çıkış pinini de olası 0-1 değişimlerine karşı vdd veya gnd'ye doğrudan bağlayamayız. Kısa devre ihtimali.

[M.Salim GÜLLÜCE]

Aslında konu epeyce karmaşıklaştı.
Floating Point olayından kurtulunulmak istendiğinde...
Gate yada Opamp çıkışları zaten kullanılmıyorsa..
VCC üzerinde gürültüye meydan vermeyecek hatta..
çip içindeki diğer gate yada opamp ünitelerine parazitik etki oluşturmayacak yöntemleri vurgulamak istemiştim.

-Mesela 4 lü opamp çipinden 2 tanesini yada 3 ünü kullandık biri boşta kaldı.
Çıkışını kullanmayacağız ama girişleri boşta olunca ne halt yiyeceğini bilemiyoruz.

-Mesela 4 kapılı bir nand den 3 ünü kullandık biri boşta kaldı...
Çıkışını kullanmıyoruz ancak TTL ise yada MOS ise farklı davranışlar sergileyeceğinden girişleri boşta bırakmak yada VCC - GND ye dirençli yada dirençsiz bağlamak nasıl yapılmalıdır.

TTL de girişler zaten HI olduğundan problem olmayabilir.
Ama Mos lar pek öyle dğil.
O halde...!!??

Aynı şeyleri PIC-MCLR  içinde söyleyebiliriz.
Belkide İnput olarak seçilmiş ama pull-up yada pull-down tanımlanmamış girişler için...

VCC den çekilen enerji kalitesinden yada etkileşim faktöründen önce çip sağlığı öncelikli düşünerek sormuştum bunları.

[M.Salim GÜLLÜCE]

Mesela NXP 4013 için şunları demiş.

It operates over a recommended VDD power supply range of 3 V to 15 V referenced to VSS(usually ground). Unused inputs must be connected to VDD, VSS, or another input.

[z]

Uyari, kanal genisligi yuksek standart lojik CMOS lar degil de cok yogun CMOS MCU vs icin idi.

Mesela bu uyariyi TI DSP ciplerine ait bir dokumanda karsilasmistim.

Neyse aklimda kaldigi kadariyla yapilan aciklamayi yazayim.

5V ile calisan CMOS ciplerin max gerilimi 7V kadar olabiliyor. Yani bu gerilim degerinde artik cip bozuluyor.
Fakat giris pinlerinin max gerilimi 5.5v kadar olabiliyor.

Dolayisi ile besleme hattindan gelecek bir RF darbe besleme gerilimini 7V a yakin bir degere ziplatsa bile cip bozulmayacakken, dogrudan VDDye baglanmis input pinleri 5.5v limitten dolayi bozulacaktir.

Bu nedenle 4K7 gibi bir direnc baglandiginda giris pinlerindeki gateler beslemedeki artisindan dolayi kirilamayacak cig gibi akim akmayacaktir deniyor du.

4K7 kritik olmamakla birlikte CMOS IC eger nemli tozlu ortamlarda kullanilacaksa 4K7 den buyuk 47K 100K vs nemle birlikte gerilim bolucu gibi davranip girislerin ara voltaj degerlerinde kalmasina neden olabilir.

Girisleri low yerine high yapmaninm mantigi ise (gene standart lojik degilde MCU vs dusunun) iceride genellikle 100K civari pullup direncler olur bunlari low yapinca bu durenclerden dolayi cekilen akim artar bu yuzden girisleri H yapmak onerilir deniyordu.

[zamzam23]

Uyari, kanal genisligi yuksek standart lojik CMOS lar degil de cok yogun CMOS MCU vs icin idi.

Mesela bu uyariyi TI DSP ciplerine ait bir dokumanda karsilasmistim.

Neyse aklimda kaldigi kadariyla yapilan aciklamayi yazayim.

5V ile calisan CMOS ciplerin max gerilimi 7V kadar olabiliyor. Yani bu gerilim degerinde artik cip bozuluyor.
Fakat giris pinlerinin max gerilimi 5.5v kadar olabiliyor.

Dolayisi ile besleme hattindan gelecek bir RF darbe besleme gerilimini 7V a yakin bir degere ziplatsa bile cip bozulmayacakken, dogrudan VDDye baglanmis input pinleri 5.5v limitten dolayi bozulacaktir.

Bu nedenle 4K7 gibi bir direnc baglandiginda giris pinlerindeki gateler beslemedeki artisindan dolayi kirilamayacak cig gibi akim akmayacaktir deniyor du.

4K7 kritik olmamakla birlikte CMOS IC eger nemli tozlu ortamlarda kullanilacaksa 4K7 den buyuk 47K 100K vs nemle birlikte gerilim bolucu gibi davranip girislerin ara voltaj degerlerinde kalmasina neden olabilir.

Girisleri low yerine high yapmaninm mantigi ise (gene standart lojik degilde MCU vs dusunun) iceride genellikle 100K civari pullup direncler olur bunlari low yapinca bu durenclerden dolayi cekilen akim artar bu yuzden girisleri H yapmak onerilir deniyordu.

Sayfa 7

Designing With Logic
https://www.ti.com/lit/an/sdya009c/sdya009c.pdf

Dökümanda anlatılana göre 4K7, sadece 10V civarı beslemelerde işe yarayabilir. VCC daha yüksekse (16V gibi) o zaman daha yüksek dirence ihtiyaç var.

Yine dökümana göre bu direncin de maksimum bir değeri olmalı. Kafamıza göre yüksek direnç takamıyoruz.