LOJiK ve TTL ENTEGRE TEST PROJEM

[UZMAN]

Merhaba Arkadaşlar,

Can sıkıntısından ufak bir yazılım ile TTL ve LOJIK Entegre test cihazı yapayım dedim. Testi doğruluk tablosuna göre yapar. Şimdilik desteklediği entegreler

74xx Serisi

7400 ,7401 ,7402 ,7403 ,7404 ,7405 ,7406 ,7407 ,7408 ,7409
7410 ,7411 ,7412 ,7413 ,7414 ,7415 ,7416 ,7417 ,7418 ,7419
7420 ,7421 ,7422 ,7424 ,7425 ,7426 ,7427 ,7428 ,7430 ,7432
7433 ,7434 ,7435 ,7436 ,7437 ,7438 ,7439 ,7440 ,7442 ,7443
7444 ,7445 ,7446 ,7447 ,7448 ,7454 ,7464 ,7470 ,7472 ,7473
7474 ,7475 ,7476 ,7477 ,7478 ,7480 ,7482 ,7483 ,7485 ,7486
7487 ,7489 ,7494 ,7495 ,7496 ,74101 ,74102 ,74103 ,74107 ,74108
74109 ,74112 ,74113 ,74125 ,74126 ,74128 ,74130 ,74132 ,74133 ,74134
74135 ,74136 ,74137 ,74138 ,74139 ,74140 ,74145 ,74147 ,74148 ,74151
74152 ,74153 ,74155 ,74156 ,74157 ,74158 ,74160 ,74161 ,74163 ,74164
74165 ,74166 ,74171 ,74173 ,74174 ,74175 ,74176 ,74177 ,74180 ,74182
74190 ,74191 ,74192 ,74193 ,74194 ,74195 ,74197 ,74242 ,74243 ,74247
74248 ,74249 ,74251 ,74253 ,74256 ,74257 ,74258 ,74259 ,74260 ,74266
74279 ,74280 ,74283 ,74290 ,74293 ,74295 ,74298 ,74350 ,74352 ,74353
74365 ,74366 ,74367 ,74368 ,74375 ,74378 ,74379 ,74390 ,74393 ,74395
74425 ,74426 ,74445 ,74447 ,74490 ,74595 ,74670


40 ,45 Serisi

CD4000, CD4001, CD4002, CD4006, CD4007, CD4008, CD4009, CD4010, CD4011, CD4012,
CD4013, CD4014, CD4015, CD4016, CD4017, CD4018, CD4019, CD4020, CD4021, CD4022,
CD4023, CD4024, CD4025, CD4026, CD4027, CD4028, CD4029, CD4030, CD4033, CD4035,
CD4040, CD4042, CD4043, CD4044, CD4048, CD4049, CD4050, CD4051, CD4052, CD4053,
CD4060, CD4066, CD4068, CD4069, CD4070, CD4071, CD4072, CD4073, CD4075, CD4076,
CD4077, CD4078, CD4081, CD4082, CD4085, CD4093, CD4094, CD4099, CD4502, CD4503,
CD4504, CD4510, CD4511, CD4512, CD4516, CD4518, CD4520, CD4522, CD4526, CD4529,
CD4532, CD4539, CD4543, CD4555, CD4556, CD4584, CD40106, CD40110, CD40161, CD40162,CD40174, CD40175, CD40192, CD40193,

"][/URL]

Arkadaşlar, aslında işlem çok basit. Entegrelere göre AND OR XOR NOR VE VEYA v.s Değil kapılarının doğruluk tablolarına göre yazılım ile test yaptırıyorum. Mesela entegre hangi yapıda ise örnek : AND OR XOR NOR VE VEYA ise ona göre uygun bacaklara lojik giriş verip çıkış bacaklarında doğrluğu test ettiriyorum. Örnek kodlar aşağıdaki gibidir. Entegre besleme bacakları her bir entegrenin farklı olduğundan ona göre mikro işlemci ile Entegre  bacaklarını Vcc ise 5V, GND ise LOW'a alıyorum. Eğer doğruluk tablosuna uymayan her hangi bir çıkış varsa ekrana "Entegre Bozuk" yazdırıyorum. Saygılarımla.



Temel kapı devreleri 3 çeşittir:

♦ VE (AND)
♦ VEYA (OR)
♦ DEĞİL (NOT)

Ancak bunlara ek olarak ve bu 3 temel devreden türemiş kapı devreleri de mevcuttur:

♦ VEDEĞİL (NAND)
♦ VEYADEĞİL (NOR)
♦ ÖZELVEYA (XOR)
♦ ÖZELVEYADEĞİL (XNOR)

Mantıksal kapı olarak da bilinen bu devreler belirli bir Boolean Cebiri çerçevesinde girişten alınan veriler ile uygun, mantıksal sonuçlar üretirler. İşte bu yüzden de sayısal elektronik sistemlerin en vazgeçilmez elemanları olarak bilinirler.

2

Doğruluk tabloları, sayısal devrenin analizinde kullanılan en basit ve faydalı yöntem olarak görülüyor. n sayıda giriş değeri varken, 2n sayıda çıkış değeri bulunabilir. Örneğin 2 giriş değeri varsa çıkış değeri 4 farklı değerden birisidir.

VE Kapısı (AND)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. Eşdeğer devresini ise birbirine seri iki anahtar olarak düşünebiliriz. İki anahtar da kapalı olmadan yani tüm girişlerin değeri "1" olmadan, elde edilen çıkış "1" olmaz. "Y = A . B" ile gösterilir.

VEYA Kapısı (OR)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. Eşdeğer devresini birbirine paralel iki anahtar olarak düşünebiliriz. Bu yüzden çıkıştan "1" elde etmek için herhangi bir giriş değerinin "1" olması yeterlidir. Tüm girişlerin "1" olmasının sonucu da yine "1" olarak kabul edilir. "Y = A + B" ile gösterilir.

DEĞİL Kapısı (NOT veya Inverter)

Bir çıkış, bir giriş hattı bulunur. Çıkış işareti, giriş işaretinin tam tersi (devriği) olur. "0" girişli bir devrenin çıkışı "1" olurken, "1" girişli bir devrenin çıkışı "0" olur. " Y = A' " ile gösterilir.

VEDEĞİL Kapısı (NAND)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. "VE" fonksiyonunun "DEĞİL" ile birleşimi olarak düşünebiliriz. Bu doğrultuda "VE" fonksiyonundan elde edilen çıkışların tam tersi elde edilir. Girişlerin hepsi "1" olursa çıkış "0" olur ancak bunun dışındaki tüm durumlarda "1" çıkışı elde edilir. " Y = (A . B)' " ile gösterilir.

VEYADEĞİL Kapısı (NOR)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. "VEYA" fonksiyonunun "DEĞİL" ile birleşimi olarak düşünebiliriz. Bu yüzden "VEYA" fonksiyonundan elde edilen çıkışların tam tersi elde edilir. Girişlerin hepsi "0" olursa çıkış "1" olur ancak bunun dışındaki tüm durumlarda "0" çıkışı elde edilir. " Y = (A + B)' " ile gösterilir.

ÖZELVEYA Kapısı (XOR)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. Tek bir özellik dışında "VEYA" kapısı ile birebir aynıdır. Bu özellik de; girişlerin hepsi "1" olursa çıkış değeri "1" yerine "0" olur. " Y= A' . B + A . B' " ile ifade edilebilir.

ÖZELVEYADEĞİL Kapısı (XNOR)

Bir çıkış, iki veya daha fazla giriş hattı bulunur. "ÖZELVEYA" fonksiyonunun tam tersi çıkış verir. "VEYA" kapısıdan tek bir özellik ile ayrılır ve bu özellik de; girişlerin hepsi "0" olursa çıkış değeri "0" yerine "1" olur. " Y= A' . B' + A . B " ile ifade edilebilir

[fahri-]

1985 te benim üniversite bitirme projemdi. Ama biz tüm tasarımı lojik kapılarla yapmıştık. Bir an o yıllara gittim.

[CLR]

Test ettiğin Chipin pinleri kısa devreyse tester nasıl davranıyor? Mesela chipin pinine logic high vermen gerekiyor ama o pin gndye kısadevre olmuşsa tester nasıl davranıyor

[UZMAN]

Arkadaşlar, aslında işlem çok basit. Entegrelere göre AND OR XOR NOR VE VEYA v.s Değil kapılarının doğruluk tablolarına göre yazılım ile test yaptırıyorum. Mesela entegre hangi yapıda ise örnek : AND OR XOR NOR VE VEYA ise ona göre uygun bacaklara lojik giriş verip çıkış bacaklarında doğruğu test ettiriyorum. Entegre besleme bacakları her bir entegrenin farklı olduğundan ona göre mikro işlemci ile Entegre  bacaklarını Vcc ise 5V, GND ise LOW'a alıyorum. Eğer doğruluk tablosuna uymayan her hangi bir çıkış varsa ekrana "Entegre Bozuk" yazdırıyorum. Saygılarımla.

[CLR]

Doğruluk tablosu kısmı tamam ama benim sorduğum başka bişey mesela not gate test edeceksin diyelim ama test edeceğin not gate'in giriş pini bozulmuş ve chip içinden gndye veya vccye kısadevre olmuş olabilir. Bu durumda sen test için bu pine 5v ve gnd nasıl veriyorsun diye sordum aslında, çünkü akım sınırlamalı logic high veya low vermen gerekiyor bunun için bir önlen aldın mı

[z]

Çalışma güzel. Adı sanı belli olmayan bir çipi sokete üstelik gelişigüzel yönde taktığında bile sana bu çipi test edip sokete takılan çip mesela 74LS00 diyebilen projeyede kafa yorabilirsin.